10997 U.S. PTO 09/817312 03/27/01

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 7月11日

出 願 番 号 Application Number:

特願2000-209145


出 額 人 Applicant (s):

富士通株式会社

2001年 1月 5日

特許庁長官 Commissioner, Patent Office





【書類名】 特許願

【整理番号】 0000227

【提出日】 平成12年 7月11日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 7/00

【発明の名称】 同期パターン位置検出回路

【請求項の数】 1

【発明者】

【住所又は居所】 東京都品川区大崎2丁目8番8号 富士通デバイス株式

会社内

【氏名】 元嶋 一男

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100092174

【弁理士】

【氏名又は名称】 平戸 哲夫

【電話番号】 03-3374-7129

【手数料の表示】

【予納台帳番号】 030993

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9705046

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

同期パターン位置検出回路

【特許請求の範囲】

【請求項1】

複数の同期パターン検出信号と、各同期パターン検出信号の位置を示す複数の同期パターン位置信号とをパラレルに入力し、同期パターンのパラレルデータ上の位置を検出する同期パターン位置検出回路であって、

第1、第2の同期パターン検出信号入力手段と、第1、第2の同期パターン位置信号入力手段とを有し、前記第1の同期パターン検出信号入力手段に入力する同期パターン検出信号のみが同期パターン検出値を示している場合、及び、前記第1、第2の同期パターン検出信号入力手段に入力する同期パターン検出信号が共に同期パターン検出値を示している場合には、前記第1の同期パターン位置信号を選択して出力し、前記第2の同期パターン検出信号入力手段に入力する同期パターン検出信号のみが同期パターン検出値を示している場合には、前記第2の同期パターン位置信号を選択して出力する時期パターン位置信号入力手段に入力する同期パターン位置信号入力手段に入力する同期パターン位置信号を選択して出力すると共に、前記第1、第2の同期パターン検出信号入力手段に入力する同期パターン検出信号をOR処理してなる同期パターン検出信号を出力する選択回路を前記複数の同期パターン検出信号及び前記複数の同期パターン位置信号に対応させて階層的に接続している部分を含んでいることを特徴とする同期パターン位置検出回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フレーム単位で伝送されてくるシリアルデータをパラレル化してなるパラレルデータ上における同期パターンの位置を検出する同期パターン位置検出回路に関する。

[0002]

フレーム単位で伝送されてくるシリアルデータを所定のビット幅にパラレル化 して処理する場合、シリアルデータのパラレルデータへの変換がフレームの先頭 を基準に行われていない場合には、フレームの先頭ビットのパラレルデータ上の 位置を知るために、フレームの先頭に位置する同期パターンのパラレルデータ上 の位置を検出する必要がある。

[0003]

【従来の技術】

従来、この種の同期パターン位置検出回路として、同期パターン検出値を示している同期パターン検出信号よりも優先順位の低い同期パターン検出信号をマスクする、いわゆるプライオリティ・エンコード回路を使用したものが知られている。

[0004]

【発明が解決しようとする課題】

従来の同期パターン位置検出回路においては、同期パターン検出値を示している同期パターン検出信号よりも優先順位の低い同期パターン検出信号をマスクするために必要なゲート回路の段数がパラレルデータの幅部分のビット数と同じだけ必要となるため、遅延時間が増加し、同期パターンのパラレルデータ上の位置の検出を高速に行うことができないという問題点があった。

[0005]

本発明は、かかる点に鑑み、フレーム単位で伝送されてくるシリアルデータを パラレル化してなるパラレルデータ上における同期パターンの位置検出を高速に 行うことができるようにした同期パターン位置検出回路を提供することを目的と する。

[0006]

【課題を解決するための手段】

本発明は、フレーム単位で伝送されてくるシリアルデータをパラレル化してなるパラレルデータの幅部分の各ビットがフレームの先頭ビットであるか否かを検出してなる複数の同期パターン検出信号と、各同期パターン検出信号の位置を示す複数の同期パターン位置信号とをパラレルに入力し、同期パターンのパラレルデータ上の位置を検出する同期パターン位置検出回路であって、第1、第2の同期パターン検出信号入力手段と、第1、第2の同期パターン位置信号入力手段と

を有し、第1の同期パターン検出信号入力手段に入力する同期パターン検出信号のみが同期パターン検出値を示している場合、及び、第1、第2の同期パターン検出信号入力手段に入力する同期パターン検出信号が共に同期パターン検出値を示している場合には、第1の同期パターン位置信号入力手段に入力する同期パターン位置信号を選択して出力し、第2の同期パターン検出信号入力手段に入力する同期パターン検出信号のみが同期パターン検出値を示している場合には、第2の同期パターン位置信号を選択して出力すると共に、第1、第2の同期パターン検出信号入力手段に入力する同期パターン検出信号を選択して出力すると共に、第1、第2の同期パターン検出信号を出力する選択回路を、入力する複数の同期パターン検出信号を出力する選択回路を、入力する複数の同期パターン検出信号をいうものである。

[0007]

本発明によれば、階層的に接続している選択回路によって、同期パターン検出 値を示している同期パターン検出信号及びこれに対応する同期パターン位置信号 の選択をトーナメント方式で行うことができる。

[0008]

【発明の実施の形態】

以下、図1~図6を参照して、本発明の第1実施形態及び第2実施形態について説明する。

[0009]

第1実施形態・・図1~図5

図1は本発明の第1実施形態の要部を示すブロック回路図であり、本発明の第1実施形態は、データ長を8×nビット(但し、nは整数)とするフレーム単位で伝送されてくるシリアルデータを8ビット幅のパラレルデータに変換して処理する場合に使用する同期パターン位置検出回路の例である。

[0010]

図1中、DET8~DET1はそれぞれ1ビットからなる同期パターン検出信号であり、同期パターン検出回路(図示せず)から出力されるものである。同期パターン検出信号DETyは、8ビット・パラレルデータの8ビット幅部分のy

ビット目 (2^{y-1} の位のビット) がフレームの先頭に位置する同期パターンの先頭ビット (フレームの先頭ビット) となっているか否かを示すものである。

[0011]

但し、フレーム中のインフォメーション・ビットの部分は、任意のデータが配列されるので、インフォメーション・ビットの部分には、同期パターンと同一のパターンが存在する可能性がある。したがって、同期パターン検出信号DETyは、同期パターンのみならず、インフォメーション・ビット中の同期パターンと同一のパターンにも反応することになる。

[0012]

本発明の第1実施形態では、同期パターン検出信号DETy= "1"の場合には、8ビット・パラレルデータの8ビット幅部分のyビット目が同期パターンの 先頭ビット又は同期パターンと同一のパターンの先頭ビットとなっていることを 示し、同期パターン検出信号DETy= "0"の場合には、8ビット・パラレル データの8ビット幅部分のyビット目が同期パターンの先頭ビット又は同期パターンと同一のパターンの先頭ビットとなっていないことを示していることを前提 としている。

[0013]

また、SIT8~SIT1はそれぞれ同期パターン検出信号DET8~DET 1の8ビット・パラレルデータの8ビット幅部分の位置を示す3ビットからなる 同期パターン位置信号であり、SIT8=000、SIT7=001、SIT6=010、SIT5=011、SIT4=100、SIT3=101、SIT2=110、SIT1=111である。

[0014]

また、1-1~1-4、2-1、2-2、3は階層的に接続された同一回路構成の選択回路であり、Aは第1の入力端子群、Bは第2の入力端子群、Xは出力端子群である。

[0015]

図2は選択回路 $1-1\sim1-4$ 、2-1、2-2、3の構成を示すブロック回路図である。図2中、A1 \sim A4は第1の入力端子群Aをなす入力端子であり、

A1は同期パターン検出信号用の入力端子、A2~A4は同期パターン位置信号用の入力端子である。また、B1~B4は第2の入力端子群Bをなす入力端子であり、B1は同期パターン検出信号用の入力端子、B2~B4は同期パターン位置信号用の入力端子である。また、X1~X4は出力端子群Xをなす出力端子であり、X1は同期パターン検出信号用の出力端子、X2~X4は同期パターン位置信号用の出力端子である。

[0016]

また、4は入力端子A1に入力する同期パターン検出信号DETと入力端子B1に入力する同期パターン検出信号DETとをOR処理してなる同期パターン検出信号DETを出力するOR回路である。

[0017]

また、5は入力端子A1に入力する同期パターン検出信号DETと入力端子B1に入力する同期パターン検出信号DETとを比較する比較回路であり、入力端子A1に入力する同期パターン検出信号DET="1"、入力端子B1に入力する同期パターン検出信号DET="0"の場合、入力端子A1に入力する同期パターン検出信号DET="1"、入力端子B1に入力する同期パターン検出信号DET="1"の場合、及び、入力端子A1に入力する同期パターン検出信号DET="0"、入力端子B1に入力する同期パターン検出信号DET="0"の場合には"0"を出力し、入力端子A1に入力する同期パターン検出信号DET="0"の場合には"1"を出力する同期パターン検出信号DET="1"の場合には"1"を出力するものである。

[0018]

なお、比較回路 5 は、入力端子A 1 に入力する同期パターン検出信号DET= "0"、入力端子B 1 に入力する同期パターン検出信号DET= "0"の場合には"1"を出力するように構成しても何ら問題はない。

[0019]

また、6は比較回路5の出力に制御されて、入力端子A2~A4に入力する同期パターン位置信号SIT又は入力端子B2~B4に入力する同期パターン位置信号SITを選択可路であり、比較回路5の出力= "0"の場合には、

入力端子A2~A4に入力する同期パターン位置信号SITを選択して出力し、 比較回路5の出力= "1"の場合には、入力端子B2~B4に入力する同期パタ ーン位置信号SITを選択して出力するように構成されたものである。

[0020]

このように構成された選択回路1-1~1-4、2-1、2-2、3においては、入力端子A1に入力する同期パターン検出信号DET= "1"、入力端子B1に入力する同期パターン検出信号DET= "0"の場合、入力端子A1に入力する同期パターン検出信号DET= "1"、入力端子B1に入力する同期パターン検出信号DET= "1"、入力端子B1に入力する同期パターン検出信号DET= "0"、入力端子B1に入力する同期パターン検出信号DET= "0"、入力端子B1に入力する同期パターン検出信号DET= "0"の場合には、入力端子A2~A4に入力する同期パターン位置信号SITが選択され、入力端子A1に入力する同期パターン検出信号DET= "0"、入力端子B1に入力する同期パターン検出信号DET= "1"の場合には、入力端子B2~B4に入力する同期パターン位置信号SITが選択される。

[0021]

したがって、たとえば、図3に示すように、同期パターン検出回路から出力する同期パターン検出信号DET8~DET1= "0" の場合には、選択回路1-1から出力する同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT8、選択回路1-2から出力する同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT6、選択回路1-3から出力する同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT4、選択回路1-4から出力する同期パターン検出信号DET= "0"、同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT4、

[0022]

したがって、また、選択回路2-1から出力する同期パターン検出信号DET = "0"、同期パターン位置信号SIT=SIT8、選択回路2-2から出力する同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT 4となり、選択回路3から出力する同期パターン検出信号DET= "0"、同期パターン位置信号SIT=SIT8となる。この場合には、選択回路3から出力

する同期パターン検出信号DET= "0"となるので、同期パターンは検出されなかったことになる。

[0023]

また、たとえば、図4に示すように、同期パターン検出回路から出力する同期パターン検出信号DET8、DET7="0"、DET6="1"、DET5~DET1="0"の場合には、選択回路1-1から出力する同期パターン検出信号DET="0"、同期パターン位置信号SIT=SIT8、選択回路1-2から出力する同期パターン検出信号DET="1"、同期パターン位置信号SIT=SIT6、選択回路1-3から出力する同期パターン検出信号DET="0"、同期パターン位置信号SIT=SIT2となるののでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、同期パターン位置信号SIT=SIT2となるのでは、これに対しています。

[0024]

したがって、また、選択回路 2 - 1 から出力する同期パターン検出信号DET = "1"、同期パターン位置信号 SIT = SIT 6、選択回路 2 - 2 から出力する同期パターン検出信号DET = "0"、同期パターン位置信号 SIT = SIT 4 となり、選択回路 3 から出力する同期パターン検出信号 DET = "1"、同期パターン位置信号 SIT = SIT 6 となる。この場合には、8 ビット・パラレルデータの8 ビット幅部分の6 ビット目に同期パターンの先頭ビット又は同期パターンと同一のパターンの先頭ビットがあることが分かる。

[0025]

そこで、選択回路3から出力する同期パターン検出信号DET= "1"、同期パターン位置信号SIT=SIT6という結果を一定の周期で連続して得ることができた場合には、8ビット・パラレルデータの8ビット幅部分の6ビット目に同期パターンの先頭ビットが存在すると判定することができる。

[0026]

これに対して、選択回路3から出力する同期パターン検出信号DET= "1" 、同期パターン位置信号SIT=SIT6という結果を一定の周期で連続して得ることができない場合には、この結果は、インフォメーション・ビット中の同期 パターンと同一のパターンを検出したものと判定することができる。

[0027]

また、たとえば、図5に示すように、同期パターン検出回路から出力する同期パターン検出信号DET8="1"、DET7~DET4="0"、DET3="1"、DET2、DET1="0"の場合には、選択回路1-1から出力する同期パターン検出信号DET="1"、同期パターン位置信号SIT=SIT8、選択回路1-2から出力する同期パターン検出信号DET="0"、同期パターン位置信号SIT=SIT6、選択回路1-3から出力する同期パターン検出信号DET="0"、同期パターン検出信号DET="1"、同期パターン位置信号SIT=SIT3、選択回路1-4から出力する同期パターン検出信号DET="0"、同期パターン位置信号SIT=SIT2となる。

[0028]

したがって、また、選択回路2-1から出力する同期パターン検出信号DET = "1"、同期パターン位置信号SIT=SIT8、選択回路2-2から出力する同期パターン検出信号DET= "1"、同期パターン位置信号SIT=SIT 3となり、選択回路3から出力する同期パターン検出信号= "1"、同期パターン位置信号= "1"、同期パターン位置信号= SIT8となる。この場合、8ビット・パラレルデータの8ビット幅部分の8ビット目に同期パターンの先頭ビット又は同期パターンと同一のパターンの先頭ビットがあることが分かる。

[0029]

そこで、選択回路3から出力する同期パターン検出信号DET= "1"、同期パターン位置信号SIT=SIT8という結果を一定の周期で連続して得ることができた場合には、8ビット・パラレルデータの8ビット幅部分の8ビット目に同期パターンの先頭ビットが存在すると判定することができる。

[0030]

これに対して、選択回路3から出力する同期パターン検出信号DET="1"、同期パターン位置信号SIT=SIT8という結果を一定の周期で連続して得ることができない場合には、この結果は、インフォメーション・ビット中の同期パターンと同一のパターンを検出したものと判定することができる。

[0031]

なお、本発明の第1実施形態においては、同期パターン検出信号の検出の優先順位は、選択回路1-1~1-4、2-1、2-2、3の特性上、DET8>DET7>・・・>DET2>DET1となっているが、同期パターン検出信号に検出の優先順位を付けておかないと、同期パターン検出信号DET8~1の中に"1"(同期パターン検出値)となるものが複数個ある場合、同期パターンの検出が不可能となるからである。

[0032]

このように、本発明の第1実施形態によれば、データ長を8×nビットとするフレーム単位で伝送されてくるシリアルデータを8ビット幅のパラレルデータに変換して処理する場合、選択回路1-1~1-4、2-1、2-2、3を3段に階層化して接続するだけで、同期パターン検出値("1")を示している同期パターン検出信号及びこれに対応する同期パターン位置信号をトーナメント方式によって選択することができるので、8ビット・パラレルデータ上における同期パターンの位置検出を高速に行うことができる。

[0033]

第2実施形態・・図6

図6は本発明の第2実施形態の要部を示すブロック回路図であり、本発明の第2実施形態は、データ長を128×nビットとするフレーム単位で伝送されてくるシリアルデータを128ビット幅のパラレルデータに変換して処理する場合に使用する同期パターン位置検出回路の例である。

[0034]

図6中、DET128~DET1はそれぞれ1ビットからなる同期パターン検出信号、SIT128~SIT1はそれぞれ同期パターン検出信号DET128~DET1の128ビット・パラレルデータの128ビット幅部分の位置を示す7ビットからなる同期パターン位置信号であり、この例の場合も、同期パターン検出信号DETzの同期パターン検出値は"1"である。

[0035]

また、7-1、7-2、7-63、7-64、8-1、8-2、8-32、9

-1、9-2、9-16、10-1、10-2、10-8、11-1、11-4、12-1、12-2、13は同一回路構成の選択回路であり、図2に示すように構成されるものである。なお、選択回路7-2、7-63間に配置される選択回路7-3~7-62と、選択回路8-2、8-32間に配置される選択回路8-3~8-31と、選択回路9-2、9-16間に配置される選択回路9-3~9-15と、選択回路10-2、10-8間に配置される選択回路10-3~10-7と、選択回路11-1、11-4間に配置される選択回路11-2、11-3は、図示を省略してる。

[0036]

本発明の第2実施形態によれば、データ長を128×nビットとするフレーム単位で伝送されてくるシリアルデータを128ビット幅のパラレルデータに変換して処理する場合、選択回路7-1~7-64、8-1~8-32、9-1~9-16、10-1~10-8、11-1~11-4、12-1、12-2、13を7段に階層化して接続するだけで、同期パターン検出値("1")を示している同期パターン検出信号及びこれに対応する同期パターン位置信号をトーナメント方式によって選択することができるので、128ビット・パラレルデータ上における同期パターンの位置検出を高速に行うことができる。

[0037]

なお、本発明によれば、データ長を $2^m \times n$ ビットとするフレーム単位で伝送されてくるシリアルデータを 2^m ビット幅(但し、mは2以上の整数)にパラレル化して処理する場合には、 $[2^{m-1} + 2^{m-2} + \cdot \cdot \cdot + 1]$ 個の図2に示す選択回路をm段に階層化して接続すれば足りる。

[0038]

【発明の効果】

以上のように、本発明によれば、階層的に接続している選択回路によって、同期パターン検出値を示している同期パターン検出信号及びこれに対応する同期パターン位置信号の選択をトーナメント方式によって行うことができるので、パラレルデータ上における同期パターンの位置検出を高速に行うことができる。

【図面の簡単な説明】

【図1】

本発明の第1実施形態の要部を示すブロック回路図である。

【図2】

本発明の第1実施形態が備える選択回路の構成を示すブロック回路図である。

【図3】

本発明の第1実施形態の動作を説明するためのブロック回路図である。

【図4】

本発明の第1実施形態の動作を説明するためのブロック回路図である。

【図5】

本発明の第1実施形態の動作を説明するためのブロック回路図である。

【図6】

本発明の第2実施形態の要部を示すブロック回路図である。

【符号の説明】

DET 同期パターン検出信号


SIT 同期パターン位置信号

1-1~1-4、2-1、2-2、3 選択回路

【書類名】 図面


【図1】

本発明の第1実施形態の要部を示すブロック回路図




【図2】

選択回路1-1~1-4, 2-1, 2-2, 3の構成を示すブロック回路図




【図3】

本発明の第1実施形態の動作を説明するためのブロック回路図




【図4】


本発明の第1実施形態の動作を説明するためのブロック回路図



【図5】

本発明の第1実施形態の動作を説明するためのブロック回路図





【書類名】

要約書

【要約】

【課題】フレーム単位で伝送されてくるシリアルデータをパラレル化してなるパラレルデータ上における同期パターンの位置を検出する同期パターン位置検出回路に関し、同期パターンの位置検出を高速に行う。

【解決手段】入力端子群Aに入力するDET(同期パターン検出信号)のみが"1"(同期パターン検出値)を示している場合、及び、入力端子群A、Bに入力するDETが共に"1"を示している場合には、入力端子群Aに入力するSIT(同期パターン位置信号)を選択して出力し、入力端子群Bに入力するDETのみが"1"を示している場合には、入力端子群Bに入力するSITを選択して出力すると共に、入力端子群A、Bに入力するDETをOR処理してなるDETを出力する選択回路1-1~1-4、2-1、2-2、3を階層的に接続する。

【選択図】

図 1

出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社